Sapien IA
Matemática Múltipla Escolha

Considere um verificador de paridade par e assinale a afirmativa correta. Não são detectados erros quando ocorrem pares de drop bits ou de bit flips simultâneos. Não haverá erro caso a saída do gerador de paridade seja invertida, uma vez que o verificador de paridade é par. Um erro é sinalizado quando são recebidos 87 bits, sendo 57 bits em nível alto e um bit de paridade em nível alto. Um erro ocorre quando recebermos 6 bits de dados em nível alto e um bit flip ocorrer no bit de paridade, de 1 para 0. Se chegarem h bits, com h = 2x + y, sendo x o número de bits em nível alto e y o número de bits em nível baixo, sempre teremos erro = 1.

Considere um verificador de paridade par e assinale a afirmativa correta.

Não são detectados erros quando ocorrem pares de drop bits ou de bit flips simultâneos.

Não haverá erro caso a saída do gerador de paridade seja invertida, uma vez que o verificador de paridade é par.

Um erro é sinalizado quando são recebidos 87 bits, sendo 57 bits em nível alto e um bit de paridade em nível alto.

Um erro ocorre quando recebermos 6 bits de dados em nível alto e um bit flip ocorrer no bit de paridade, de 1 para 0.

Se chegarem h bits, com h = 2x + y, sendo x o número de bits em nível alto e y o número de bits em nível baixo, sempre teremos erro = 1.

Resolução completa

Explicação passo a passo

A
Alternativa A

Alternativa A - Não são detectados erros quando ocorrem pares de drop bits ou de bit flips simultâneos.

Análise do Verificador de Paridade Par

Um verificador de paridade par verifica se o número total de bits em nível alto (1) é par. Se for ímpar, indica erro de transmissão.

Analisando cada alternativa

Alternativa A ✅

CenárioEfeito na Paridade
1 bit flipAltera paridade → Erro detectado
2 bits flipsMantém paridade → Erro NÃO detectado
Pares de errosMantém estado → Indetectável

Isso é uma limitação fundamental da paridade: apenas erros ímpares são detectados. Dois ou mais erros simultâneos mantêm a mesma paridade, tornando-os indetectáveis.

Alternativa B ❌

Se a saída do gerador de paridade for invertida, o receptor verá uma paridade diferente da esperada. Isso geraria um erro detectado, não o contrário.

Alternativa C ❌

Dados:

  • Bits em nível alto: 57
  • Bit de paridade em nível alto: 1
  • Total de 1s: 57 + 1 = 58 (par)

Como 58 é par, para paridade par não há erro. A alternativa afirma erroneamente que erro seria sinalizado.

Alternativa D ❌

Dados:

  • Bits de dados em nível alto: 6
  • Bit de paridade: 1 → 0 (flip)
  • Total de 1s após: 6 + 0 = 6 (par)

Com 6 uns, a paridade está correta. Erro não ocorre, contradizendo a afirmativa.

Alternativa E ❌

A relação matemática apresentada é incorreta:
$$h = x + y$$ (total = altos + baixos)

Mas a alternativa diz $h = 2x + y$, o que não faz sentido lógico para contagem de bits.

Conclusão

A alternativa A é correta porque sistemas de paridade só detectam erros ímpares. Dois ou mais erros simultâneos cancelam-se mutuamente quanto à paridade, permanecendo indetectáveis.

Tem outra questão para resolver?

Resolver agora com IA

Mais questões de Matemática

Ver mais Matemática resolvidas

Tem outra questão de Matemática?

Cole o enunciado, tire uma foto ou descreva o problema — a IA resolve com explicação completa em segundos.