Considere um verificador de paridade par e assinale a afirmativa correta. Não são detectados erros quando ocorrem pares de drop bits ou de bit flips simultâneos. Não haverá erro caso a saída do gerador de paridade seja invertida, uma vez que o verificador de paridade é par. Um erro é sinalizado quando são recebidos 87 bits, sendo 57 bits em nível alto e um bit de paridade em nível alto. Um erro ocorre quando recebermos 6 bits de dados em nível alto e um bit flip ocorrer no bit de paridade, de 1 para 0. Se chegarem h bits, com h = 2x + y, sendo x o número de bits em nível alto e y o número de bits em nível baixo, sempre teremos erro = 1.
Considere um verificador de paridade par e assinale a afirmativa correta.
Não são detectados erros quando ocorrem pares de drop bits ou de bit flips simultâneos.
Não haverá erro caso a saída do gerador de paridade seja invertida, uma vez que o verificador de paridade é par.
Um erro é sinalizado quando são recebidos 87 bits, sendo 57 bits em nível alto e um bit de paridade em nível alto.
Um erro ocorre quando recebermos 6 bits de dados em nível alto e um bit flip ocorrer no bit de paridade, de 1 para 0.
Se chegarem h bits, com h = 2x + y, sendo x o número de bits em nível alto e y o número de bits em nível baixo, sempre teremos erro = 1.